김철호 박사과정 연구원과 강다영 박사, '반도체 기술(Lithography)'을 이용한 탄소 전극 합성 기술 개발
작성자
moonlab
작성일
2018-08-27 20:19
조회
2150
김철호 박사과정 연구원과 졸업생 강다영 박사(現 LG화학 혁신전지 센터 책임연구원)이 반도체 공정에서 사용되는 리소그래피 기술을 통해 3차원 네트워크 구조를 갖는 탄소 전극 합성 기술을 개발하였으며, 이 연구성과를 바탕으로 Nano Energy (IF : 13.120, JCR상위 3.63%)에 논문을 게재하였습니다.
우리 연구팀은 기존의 용액 공정이 아닌 리소그래피 공정을 이용하여 탄소 전극을 개발하였고, 고분자의 미세패턴을 탄화하여 탄소패턴을 제작하였으며, 특히 3차원 리소그래피 공정을 이용하여 다층의 탄소 패턴을 제작하였습니다. 우리는 이 연구 결과를 이용하여 소형 수퍼커패시터 칩을 제작하였으며, 매우 빠른 충방전과 높은 밀도의 에너지 저장 특성을 확인할 수 있었습니다.
이번 연구는 한국연구재단의 C1리파이너리사업과 우주핵심기술개발사업의 지원으로 수행되었습니다.
축하합니다!
<관련 논문 링크>
https://www.sciencedirect.com/science/article/pii/S2211285518306086
<관련 언론보도 링크>
"3차 네트워크 탄소 전극 합성 기술 개발...웨어러블 장비 응용 가능" , 중앙일보
"반도체 기술을 이용한 탄소 전극 합성 기술 개발" , 전자신문
"반도체 기술 이용 탄소 전극 합성 기술 개발" , 디지털타임스
우리 연구팀은 기존의 용액 공정이 아닌 리소그래피 공정을 이용하여 탄소 전극을 개발하였고, 고분자의 미세패턴을 탄화하여 탄소패턴을 제작하였으며, 특히 3차원 리소그래피 공정을 이용하여 다층의 탄소 패턴을 제작하였습니다. 우리는 이 연구 결과를 이용하여 소형 수퍼커패시터 칩을 제작하였으며, 매우 빠른 충방전과 높은 밀도의 에너지 저장 특성을 확인할 수 있었습니다.
이번 연구는 한국연구재단의 C1리파이너리사업과 우주핵심기술개발사업의 지원으로 수행되었습니다.
축하합니다!
▲ (좌) : 리소그래피 탄소전극을 탑재한 온칩 에너지소자 (on-chip energy device) / (우): 다층 미세패턴의 탄소전극의 전자현미경 사진
<관련 논문 링크>
https://www.sciencedirect.com/science/article/pii/S2211285518306086
<관련 언론보도 링크>
"3차 네트워크 탄소 전극 합성 기술 개발...웨어러블 장비 응용 가능" , 중앙일보
"반도체 기술을 이용한 탄소 전극 합성 기술 개발" , 전자신문
"반도체 기술 이용 탄소 전극 합성 기술 개발" , 디지털타임스
전체 0